Погода Донецк
+26°
  • Днем +28,
  • Ночью +12
Переменная облачность
Курс валют
  • $ 73.50$ 75.50
  • € 88.50€ 93.00
  • ₴ 2.55₴ 2.65

​ГУ «Институт проблем искусственного интеллекта» принял участие в вебинаре «Реализация глубоких нейронных сетей на ПЛИС», который проводился Центром инженерных технологий и моделирования «Экспонента»

17.03.2021 543 Технологии
Поделиться
​ГУ «Институт проблем искусственного интеллекта» принял участие в вебинаре «Реализация глубоких нейронных сетей на ПЛИС», который проводился Центром инженерных технологий и моделирования «Экспонента»

10 ноября 2020 года Центром инженерных технологий и моделирования «Экспонента» (г. Москва, РФ) был проведен вебинар «Реализация глубоких нейронных сетей на ПЛИС», в котором приняли участие 9 сотрудников отдела Интеллектуально-робототехнических систем ГУ «Институт проблем искусственного интеллекта», а также более 50 участников из зарубежных учреждений. Цель обсуждаемой проблемы – создание искусственного интеллекта на микропроцессорах и ПЛИС для роботов.

Данная задача решается в Москве, в Донецке, в Остине (штат Техас) и в Шанхае (КНР). Разработка приложений для глубокого обучения, компьютерного зрения, обработки сигналов и их развертывание на ПЛИС, графических процессорах или таких платформах, как Xilinx Zynq, NVIDIA Jetson или ARM, является сложной задачей из-за ограничений ресурсов, присущих встроенным устройствам.

На вебинаре сотрудники познакомились с рабочим процессом развертывания алгоритмов и приложений из MATLAB при помощи автоматической генерации кода C/C++, CUDA или VHDL. Участники вебинара, занимающиеся этой проблемой, рискнувшие интегрировать глубокое обучение в свои приложения на базе ПЛИС, поделились соображениями развертывания на ПЛИС, и подробным описанием рабочего процесса в MATLAB.

Также участники обсудили методы как исследовать и прототипировать обученные сети на ПЛИС с использованием предварительно собранного битового потока из MATLAB. Участники вебинара попытались дополнительно настроить свою сеть в соответствии с требованиями к производительности и использованию аппаратных ресурсов, создать HDL-код и интегрировать его в проект на основе FPGA.